本发明公开了一种低噪声干扰的数模混合芯片，涉及芯片技术领域，该数模混合芯片中，时钟电路对输入时钟进行延时处理产生多个不同相位的时钟信号，并分别提供给模拟电路和数字电路中的各个数字逻辑单元，使得模拟电路使用的时钟信号与数字逻辑单元使用的时钟信号错开一定的时钟相位，且使得多个数字逻辑单元原本在同一个时钟沿处产生的噪声干扰从时间维度上分散开，被分散至多个不同相位的时钟沿附近，且每个相位的时钟沿附近只有部分数字逻辑单元的噪声干扰，降低了数字电路的峰值噪声，减少数模混合芯片中数字电路对模拟电路的噪声干扰，提高芯片的测量精度和信噪比。