一种延迟型单比特存内计算单元及装置
授权
摘要
本发明提出了一种延迟型单比特存内计算单元及装置。装置包括：行译码驱动模块、列译码驱动模块、N×N个存内计算单元、N个延迟比较单元和参考延迟模块；该存内计算装置将数据的乘法结果转换为延迟信息，通过延迟的累加实现乘法结果的累加，最后将求和结果与参考延迟Delay_REF比较，量化得到最终的乘累加结果。本发明提出的延迟型存内计算单元能够直接进行多级的级联，不会存在电流型存内计算装置由于级联个数太多导致的难以量化和错误写入等问题，能够有效提升存内计算电路的适用范围。
基本信息
专利标题 ：
一种延迟型单比特存内计算单元及装置
专利标题（英）：
暂无
公开（公告）号 ：
CN113986195A
申请号 ：
CN202111606888.X
公开（公告）日 ：
2022-01-28
申请日 ：
2021-12-27
授权号 ：
CN113986195B
授权日 ：
2022-05-20
发明人 ：
游恒乔树山周玉梅尚德龙
申请人 ：
中科南京智能技术研究院
申请人地址 ：
江苏省南京市江宁区创研路266号麒麟人工智能产业园1号楼5层
代理机构 ：
北京高沃律师事务所
代理人 ：
杜阳阳
优先权 ：
CN202111606888.X
主分类号 ：
G06F7/523
IPC分类号 ：
G06F7/523 G06F7/575 G11C8/08 G11C8/10
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F7/00
通过待处理的数据的指令或内容进行运算的数据处理的方法或装置
G06F7/38
只利用数制表示，例如利用二进制、三进制、十进制表示来完成计算的方法或装置
G06F7/48
应用非形成接触器件的，例如，电子管、固体器件；应用非特定的器件的
G06F7/52
进行乘法的；进行除法的
G06F7/523
只进行乘法的
法律状态
2022-05-20 ：
授权
2022-02-18 ：
实质审查的生效
IPC(主分类) : G06F 7/523
申请日 : 20211227
申请日 : 20211227
2022-01-28 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
