本公开实施例公开了一种延迟电路单元的版图、延迟电路的版图和半导体存储器，该延迟电路单元的版图包括多个版图单元，版图单元用于形成与非门电路，且版图单元呈阵列排布；其中，在阵列的第一行中，顺序排布有若干个符合第一布局方式的版图单元；在阵列的第二行中，顺序排布有若干个符合第二布局方式的版图单元；其中，第一布局方式与第二布局方式不同，而且第一布局方式和第二布局方式使得第一行与第二行呈中心对称结构。这样，不仅有利于实现不同相位信号之间的延时一致性，而且延迟电路单元的版图整体排布紧促，还能够节省版图面积。