基本数字逻辑单元、集成电路版图及半导体器件
授权
摘要
本申请提供了一种基于Finfet工艺的基本数字逻辑单元、集成电路版图以及半导体器件。基本数字逻辑单元包括电源区、MOS区、多晶硅伪结构。MOS区所述MOS区具有第一类源端，且第一类源端延伸至所述MOS区的左边缘和/或右边缘；多晶硅伪结构位于所述MOS区的一侧，对应于所述第一类源端的所在侧，所述多晶硅伪结构的纵向中心线为所述基本数字逻辑单元的第一类边框；所述第一类边框用于在拼接形成版图的过程中，与别的数字逻辑单元的第一类边框合并。本申请技术方案能够提高版图设计速度。
基本信息
专利标题 ：
基本数字逻辑单元、集成电路版图及半导体器件
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202022170411.9
公开（公告）日 ：
暂无
申请日 ：
2020-09-28
授权号 ：
CN212517203U
授权日 ：
2021-02-09
发明人 ：
李长猛唐重林
申请人 ：
牛芯半导体（深圳）有限公司
申请人地址 ：
广东省深圳市福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园3号楼1001
代理机构 ：
深圳市隆天联鼎知识产权代理有限公司
代理人 ：
王丹
优先权 ：
CN202022170411.9
主分类号 ：
H01L27/02
IPC分类号 ：
H01L27/02 H01L27/118
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
法律状态
2021-02-09 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
