一种抗瞬时辐射加固的集成电路版图结构
授权
摘要
本发明涉及一种抗瞬时辐射加固的集成电路版图结构，包括P阱，N阱，NMOS器件，PMOS器件，第一P阱接触，第二P阱接触，第一N阱接触，第二N阱接触；其中，NMOS器件、第一P阱接触和第二P阱接触位于P阱中，PMOS器件、第一N阱接触和第二N阱接触位于N阱中；第一P阱接触在NMOS器件源端一侧，第二P阱接触在NMOS器件漏端一侧，第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15％，第一N阱接触在PMOS器件源端一侧，第二N阱接触在PMOS器件漏端一侧，第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15％；上述面积是指所述区域的平面版图面积。
基本信息
专利标题 ：
一种抗瞬时辐射加固的集成电路版图结构
专利标题（英）：
暂无
公开（公告）号 ：
CN110676252A
申请号 ：
CN201910865159.2
公开（公告）日 ：
2020-01-10
申请日 ：
2019-09-12
授权号 ：
CN110676252B
授权日 ：
2022-05-13
发明人 ：
王亮赵元富李同德曹炜亦隋成龙李建成郭威
申请人 ：
北京时代民芯科技有限公司;北京微电子技术研究所
申请人地址 ：
北京市丰台区东高地四营门北路2号
代理机构 ：
中国航天科技专利中心
代理人 ：
庞静
优先权 ：
CN201910865159.2
主分类号 ：
H01L27/02
IPC分类号 ：
H01L27/02 H01L27/092
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
法律状态
2022-05-13 ：
授权
2020-02-11 ：
实质审查的生效
IPC(主分类) : H01L 27/02
申请日 : 20190912
申请日 : 20190912
2020-01-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
