一种采用多晶硅栅低温氧化的VDMOS工艺
实质审查的生效
摘要
本发明的一种采用多晶硅栅低温氧化的VDMOS工艺，克服了现有的VDMOS工艺中直接通入N2和O2进行退火而引起的破坏栅氧完整结构的缺陷，创造性的将氧化过程布置在通入N2之前，且使用了低温氧化的环境进行氧化，最大程度的保留了已经形成的栅氧结构完整性，同时，本发明针对该工艺还设置了一能够快速提高加工效率的退火设备，通过本发明的工艺后能够使得同样800埃的栅氧厚度最终VGS耐压达到70V左右，且击穿韧性好，CP良品率在IGSS失效上明显减少，整体良率明显得到了提高。
基本信息
专利标题 ：
一种采用多晶硅栅低温氧化的VDMOS工艺
专利标题（英）：
暂无
公开（公告）号 ：
CN114496758A
申请号 ：
CN202210027624.7
公开（公告）日 ：
2022-05-13
申请日 ：
2022-01-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
鄢细根黄种德
申请人 ：
厦门中能微电子有限公司
申请人地址 ：
福建省厦门市中国(福建)自由贸易试验区厦门片区嵩屿南二路99号1303室之822
代理机构 ：
泉州市立航专利代理事务所(普通合伙)
代理人 ：
姚婉莉
优先权 ：
CN202210027624.7
主分类号 ：
H01L21/28
IPC分类号 ：
H01L21/28 H01L21/02 H01L21/265 H01L21/324 H01L21/336 H01L21/67 H01L21/677 H01L29/423
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/28
用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 21/28
申请日 : 20220111
申请日 : 20220111
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
