优化多层薄膜回刻高度负载的方法
实质审查的生效
摘要
本发明提供一种优化多层薄膜回刻高度负载的方法,提供衬底,衬底上形成有沟槽;形成覆盖在沟槽的表面内壁淀积形成的功能薄膜;在填充沟槽填充形成牺牲层;同步回刻蚀牺牲层和功能薄膜,被回刻蚀后的牺牲层上方的功能薄膜层暴露,使得沟槽内上端功能薄膜的上侧被刻蚀去除;去除被回刻蚀后的牺牲层;多次形成覆盖功能薄膜的另一层功能薄膜,每一次另一层功能薄膜形成后重复步骤填充牺牲层、回刻蚀牺牲层和功能薄膜以及去除回刻蚀后的牺牲层,在沟槽的内壁表面形成同一高度的多层功能薄膜。本发明采用在沟槽中填充牺牲层对多种填充材料进行逐层刻蚀,为多层薄膜在高深宽比深槽内的有效填充和构建工艺需求提供了解决办法。
基本信息
专利标题 :
优化多层薄膜回刻高度负载的方法
专利标题(英):
暂无
公开(公告)号 :
CN114496759A
申请号 :
CN202210077102.8
公开(公告)日 :
2022-05-13
申请日 :
2022-01-24
授权号 :
暂无
授权日 :
暂无
发明人 :
姜林鹏陆连刘少雄冯帅
申请人 :
上海华力集成电路制造有限公司
申请人地址 :
上海市浦东新区良腾路6号
代理机构 :
上海浦一知识产权代理有限公司
代理人 :
刘昌荣
优先权 :
CN202210077102.8
主分类号 :
H01L21/28
IPC分类号 :
H01L21/28 H01L21/3213 H01L21/311
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/28
用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的
法律状态
2022-05-31 :
实质审查的生效
IPC(主分类) : H01L 21/28
申请日 : 20220124
申请日 : 20220124
2022-05-13 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载