本发明提供了一种模拟eFuse的电路模型及基于eFuse的模拟方法，电路模型包括：初始化模块，配置用于将寄存器空间中所有比特位均设置为第一比特位状态；同步写逻辑模块，配置用于接收写操作指令，并基于写操作指令且根据第一输入地址信号将寄存器空间中相应的比特位的第一比特位状态写为第二比特位状态，以得到固定寄存器空间；同步读逻辑模块，配置用于接收读操作指令，并基于读操作指令将第二输入地址信号输出；以及同步保持模块，配置用于接收读地址指令和第二输入地址信号，并基于读地址指令且根据第二输入地址信号利用固定寄存器空间输出比特序列，以使外部器件对比特序列进行验证。本发明满足了对eFuse中待烧写的二进制序列进行提前验证的需求。