基于System verilog的软约束使能控制方法
实质审查的生效
摘要
本发明涉及芯片技术领域，尤其涉及一种基于Systemverilog的软约束使能控制方法，首先在约束体中对随机变量约束时使用软约束；使用约束体软约束时，合理安排约束体的优先级；最后软约束带来随机异常时，将低优先级的约束变量的使能关闭。本发明解决了芯片研发测试中，不合理的使用软约束，导致的随机值异常的问题。
基本信息
专利标题 ：
基于System verilog的软约束使能控制方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114490223A
申请号 ：
CN202210135334.4
公开（公告）日 ：
2022-05-13
申请日 ：
2022-02-14
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
张宁
申请人 ：
芯河半导体科技（无锡）有限公司
申请人地址 ：
江苏省无锡市新吴区菱湖大道200号中国传感网国际创新园E1-301室
代理机构 ：
北京神州信德知识产权代理事务所(普通合伙)
代理人 ：
朱俊杰
优先权 ：
CN202210135334.4
主分类号 ：
G06F11/22
IPC分类号 ：
G06F11/22 G06F8/36
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F11/00
错误检测；错误校正；监控
G06F11/22
在准备运算或者在空闲时间期间内，通过测试作故障硬件的检测或定位
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : G06F 11/22
申请日 : 20220214
申请日 : 20220214
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
