本发明公开了一种用于存算融合式处理器的取指流水线，为了最大限度地提高存算融合式处理器的运算性能，宜采用较大的指令存储器iMEM和高速缓存iCache替代传统取指模块中的iCache及其相关的多级缓存，减少Cache缺失率，提高取指性能；然而，更大的存储意味着更大的延迟，为此本发明设计了六级流水式取指逻辑，取代原有四级流水式取指逻辑，缩短了关键路径的时长，而系统时钟频率由关键路径时长决定，因此提升了系统时钟频率，进而大幅度提高了系统执行效率；虽然取指流水级数增多，但由于分支预测器和指令缓冲FIFO的存在，使得取指流水线的性能并未降低。