存算一体芯片、存储单元阵列结构

授权

摘要

本实用新型提供一种存算一体芯片、存储单元阵列结构，其内的存储单元阵列包括：多个阵列排布的存储单元子阵列；该存储单元子阵列包括：多个开关单元以及多个阵列排布的存储单元，该存储单元的阈值电压可调；每一列的所有存储单元的第一端均连接源线，第二端均连接位线，每一行的所有存储单元的第三端均通过一开关单元连接字线，多行存储单元对应连接多个开关单元，多个开关单元的控制端均连接该存储单元子阵列的本地字线，通过控制该本地字线控制该存储单元子阵列是否激活，以此实现每一行的所有存储单元子阵列共享多个DAC，每一列的所有存储单元子阵列共享多个ADC，以此减小电路面积，降低电路成本，适应集成化、低成本化的需求。

基本信息

专利标题：

存算一体芯片、存储单元阵列结构

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN201920981459.2

公开（公告）日：

暂无

申请日：

2019-06-26

授权号：

CN209766043U

授权日：

2019-12-10

发明人：

王绍迪

申请人：

北京知存科技有限公司

申请人地址：

北京市海淀区学院路35号世宁大厦1707

代理机构：

代理人：

优先权：

CN201920981459.2

主分类号：

G11C16/04

IPC分类号：

G11C16/04 G11C16/08 G11C16/10 G11C16/24