用于存储单元阵列的读出单元以及包括其的存算一体芯片

授权

摘要

本实用新型提供一种用于存储单元阵列的读出单元以及包括其的存算一体芯片，该读出单元包括：ADC、判决子单元以及多路选择开关；所述ADC以及所述判决子单元的输入端均接收输入电压，所述判决子单元的输出端连接所述ADC的控制端以及所述多路选择开关的地址选通端；所述多路选择开关的第一输入端连接所述ADC的输出端，第二输入端接收第一电平，第三输入端接收第二电平，所述第一电平小于所述第二电平。一方面能够减少ADC的量化范围，在量化精度要求相同的情况下，能够有效简化ADC的设计，减少ADC占用面积，降低ADC的功耗，降低电路成本；另一方面，降低芯片功耗和时延。

基本信息

专利标题：

用于存储单元阵列的读出单元以及包括其的存算一体芯片

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN201921269920.8

公开（公告）日：

暂无

申请日：

2019-08-06

授权号：

CN210142511U

授权日：

2020-03-13

发明人：

王绍迪

申请人：

北京知存科技有限公司

申请人地址：

北京市海淀区学院路35号世宁大厦1707

代理机构：

代理人：

优先权：

CN201921269920.8

主分类号：

G11C7/06

IPC分类号：

G11C7/06 G11C7/10 G11C7/16