本公开涉及一种用于数据召回的FPGA芯片和数据召回方法，FPGA芯片包括：多个存储模块，用于存储多个候选向量；多个点积计算模块，用于在每p个时钟周期，并行从对应的存储模块中读取候选向量，计算候选向量与预设向量的点积，得到对应的点积数据；排序模块，用于在每个时钟周期读取点积数据，并根据读取的点积数据进行排序操作，在经过多个时钟周期后，输出相应的有序数组，有序数组包括降序排列的多个点积数据。在本公开中，点积计算过程与排序过程可以完全流水式地执行起来，每个时钟周期，每个模块都在并行工作，当点积计算完成时，排序过程也基本上完成，可以极大提升召回效率。