DDR5主板叠层的设计方法及装置
实质审查的生效
摘要
本申请公开了一种DDR5主板叠层的设计方法及装置，其中方法包括筛选满足预设噪声电压条件的电源网路作为电源参考层；根据电源参考层和预设的间隔距离，构建对应的PCB叠层模型，其中，间隔距离表示电源参考层到DDR5信号层的距离；对PCB叠层模型进行仿真验证，得到电源参考层与DDR5信号层之间的耦合度；根据耦合度与预设耦合条件的关系，确定是否调控间隔距离。本申请通过优化PCB叠层设计和仿真方法，找到DDR5信号远端参考电源平面的方法，实现了DDR5主板开发成本的降低。
基本信息
专利标题 ：
DDR5主板叠层的设计方法及装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114548033A
申请号 ：
CN202210183290.2
公开（公告）日 ：
2022-05-27
申请日 ：
2022-02-25
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
罗世飘
申请人 ：
南昌华勤电子科技有限公司
申请人地址 ：
江西省南昌市南昌高新技术产业开发区天祥大道2999号
代理机构 ：
广州三环专利商标代理有限公司
代理人 ：
刘光明
优先权 ：
CN202210183290.2
主分类号 ：
G06F30/398
IPC分类号 ：
G06F30/398 G06F30/392 G06F115/12
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/398
设计验证或优化，例如：使用设计规则检查、布局与原理图或有限元方法
法律状态
2022-06-14 ：
实质审查的生效
IPC(主分类) : G06F 30/398
申请日 : 20220225
申请日 : 20220225
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
