基于FPGA的无线自组网时间同步方法、系统及介质
公开
摘要
本发明公开了基于FPGA的无线自组网时间同步方法、系统及介质，涉及无线通信技术领域，其技术方案要点是：主站节点发送包含当前时间t0的syn时间帧；当从站节点接收到syn时间帧后，从syn时间帧中提取当前时间t0对从站节点的时间进行更新；从站节点发送包含当前时间t2的req时间帧；主站节点收到req时间帧后记录本节点的当前时间t3；主站节点发送包含当前时间t4和t3的ack时间帧；当从站节点收到ack时间帧后记录本节点当前时间t5，依据当前时间t2、t3、t4和t5计算得到传输时延，并进行时间补偿。本发明通过设计时间帧协议，节点之间的时间同步只需交互各自的时间信息，以减少时间同步的网络开销。
基本信息
专利标题 ：
基于FPGA的无线自组网时间同步方法、系统及介质
专利标题（英）：
暂无
公开（公告）号 ：
CN114584246A
申请号 ：
CN202210197185.4
公开（公告）日 ：
2022-06-03
申请日 ：
2022-03-01
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
张琪琪张璐黄鹏
申请人 ：
四川九洲电器集团有限责任公司
申请人地址 ：
四川省绵阳市科创园区九华路6号
代理机构 ：
成都行之专利代理事务所(普通合伙)
代理人 ：
梁田
优先权 ：
CN202210197185.4
主分类号 ：
H04J3/06
IPC分类号 ：
H04J3/06 H04W56/00 H04W84/18 H04L1/16
法律状态
2022-06-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
