用于硬件加速器的存储—计算模块互联电路自动设计方法
实质审查的生效
摘要
本发明公布了一种用于硬件加速器的存储—计算模块互联电路自动设计方法，通过时空变换STT对数据在硬件加速器存储模块中的预期行为进行分析，对存储模块中的数据重用进行计算并分类，进一步自动选择最优存储‑计算模块互联电路方式并实现组播互联或旋转互联。本发明能够有效的提升硬件存储—计算模块的互联效率，减少了对存储资源的消耗。
基本信息
专利标题 ：
用于硬件加速器的存储—计算模块互联电路自动设计方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114462340A
申请号 ：
CN202210379803.7
公开（公告）日 ：
2022-05-10
申请日 ：
2022-04-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
梁云贾连成
申请人 ：
北京大学
申请人地址 ：
北京市海淀区颐和园路5号
代理机构 ：
北京万象新悦知识产权代理有限公司
代理人 ：
黄凤茹
优先权 ：
CN202210379803.7
主分类号 ：
G06F30/331
IPC分类号 ：
G06F30/331 G06F30/343
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/331
具有硬件加速功能，例如通过使用现场可编程门阵列或仿真
法律状态
2022-05-27 ：
实质审查的生效
IPC(主分类) : G06F 30/331
申请日 : 20220412
申请日 : 20220412
2022-05-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
