提升时钟精确级的芯片架构模型、建模方法、装置及介质
公开
摘要
本发明实施例公开了一种提升时钟精确级的芯片架构模型、建模方法、装置及介质；该芯片架构模型包括：对芯片系统架构进行建模的建模元素；其中，所述建模元素包括组件、组件间的排列以及组件间的交互三类；将所述芯片系统架构划分为系统层面和组件层面；所述建模元素中组件间的排列以及组件间的交互基于所述系统层面能够被设定的架构描述语言描述；所述建模元素中被描述组件的行为基于所述组件层面相应于所述被描述组件的类型描述。
基本信息
专利标题 ：
提升时钟精确级的芯片架构模型、建模方法、装置及介质
专利标题（英）：
暂无
公开（公告）号 ：
CN114626322A
申请号 ：
CN202210515601.0
公开（公告）日 ：
2022-06-14
申请日 ：
2022-05-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
孙建康张竞丹陈成樊良辉刘周平
申请人 ：
西安芯瞳半导体技术有限公司
申请人地址 ：
陕西省西安市高新区唐延南路8号泰维智链中心T1
代理机构 ：
西安维英格知识产权代理事务所(普通合伙)
代理人 ：
李斌栋
优先权 ：
CN202210515601.0
主分类号 ：
G06F30/3312
IPC分类号 ：
G06F30/3312
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/3312
时序分析
法律状态
2022-06-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
