使用跳跃阵列和变形华莱士树的并行乘法器

专利权的终止

摘要

使用跳跃阵列和变形华莱士树的并行乘法器包含：用于按变形布斯算法编码乘数的变形布斯编码器，用于部分积的跳跃阵列，用于将二进制位相加的变形华莱士树以及将最终两行相加的混合前缀加法器，其中连续执行0(logn)的快速乘法而没有进行输出的等待状态，并改进了该并行乘法器布局规则性从而降低了其芯片面积及制造成本。

基本信息

专利标题：

使用跳跃阵列和变形华莱士树的并行乘法器

专利标题（英）：

暂无

公开（公告）号：

CN1056939A

申请号：

CN91100375.4

公开（公告）日：

1991-12-11

申请日：

1991-01-15

授权号：

CN1020806C

授权日：

1993-05-19

发明人：

韩铎敦牟相晚

申请人：

三星电子株式会社

申请人地址：

韩国京畿道水原市

代理机构：

中国专利代理(香港)有限公司

代理人：

叶凯东

优先权：

CN91100375.4

主分类号：

G06F7/52

IPC分类号：

G06F7/52

IPC结构图谱

G部——物理

G06

计算；推算或计数

G06F

电数字数据处理

G06F7/00

通过待处理的数据的指令或内容进行运算的数据处理的方法或装置

G06F7/38

只利用数制表示，例如利用二进制、三进制、十进制表示来完成计算的方法或装置

G06F7/48

应用非形成接触器件的，例如，电子管、固体器件；应用非特定的器件的

G06F7/52

进行乘法的；进行除法的

法律状态

2011-03-09 ：

专利权的终止

专利权有效期届满号牌文件类型代码 : 1611
号牌文件序号 : 101055888231
IPC(主分类) : G06F 7/52
专利号 : ZL911003754
申请日 : 19910115
授权公告日 : 19930519
期满终止日期 : 20110115

2002-06-12 ：

其他有关事项

1993-05-19 ：

授权

1991-12-11 ：

公开

1991-06-05 ：

实质审查请求已生效的专利申请

注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。

文件下载

暂无PDF文件可下载