纠错串级编码系统
发明专利申请公布后的视为撤回
摘要
一种纠错串级编码系统，其特征在于包括：多路复用装置，用以多路复用加到其上的数据信号和话音信号；里德-所罗门编码器，用以对来自所述多路复用装置的输出信号进行里德-所罗门编码，同时交织该输出信号而不致引起延迟；卷积编码装置，用以以卷积的方式对来自所述里德-所罗门编码装置的经里德-所罗门编码的信号进行编码；和移相键控调制装置，具有固定的比特率，用以移相键控来自所述卷积编码装置的输出信号。
基本信息
专利标题 ：
纠错串级编码系统
专利标题（英）：
暂无
公开（公告）号 ：
CN1094205A
申请号 ：
CN94100243.8
公开（公告）日 ：
1994-10-26
申请日 ：
1994-01-05
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
轟俊哉
申请人 ：
日本电气株式会社
申请人地址 ：
日本东京
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
程天正
优先权 ：
CN94100243.8
主分类号 ：
H04L1/00
IPC分类号 ：
H04L1/00 H03M13/12
法律状态
2001-09-19 ：
发明专利申请公布后的视为撤回
1994-10-26 ：
公开
1994-10-12 ：
实质审查请求的生效
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
