半导体存储器系统及在存储器控制器和半导体存储器之间传输数...
发明专利申请公布后的视为撤回
摘要
提出一种半导体存储器系统，在其中跟随写/读指令(WRITE)的指令/地址数据(CA)的、一个脉冲串的存储器数据(DQ)的传输用修改后的时钟信号(CLK)来标识。该修改后的时钟信号(CLK)包括具有被屏蔽掉的时钟边沿的标识区域(3，4)，因此存储器数据(DQ)的传输可以用跟随该标识区域(3，4)的时钟边沿来表示。
基本信息
专利标题 ：
半导体存储器系统及在存储器控制器和半导体存储器之间传输数据的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1783331A
申请号 ：
CN200510118525.6
公开（公告）日 ：
2006-06-07
申请日 ：
2005-10-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
H·鲁克鲍尔
申请人 ：
因芬尼昂技术股份公司
申请人地址 ：
德国慕尼黑
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
程天正
优先权 ：
CN200510118525.6
主分类号 ：
G11C7/22
IPC分类号 ：
G11C7/22
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C7/10
输入/输出数据接口装置，例如：I/O数据控制电路、I/O数据缓冲器
G11C7/22
读写定时或计时电路；读写控制信号发生器或管理
法律状态
2009-08-26 ：
发明专利申请公布后的视为撤回
2006-08-02 ：
实质审查的生效
2006-06-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
