记忆晶胞电容与逻辑元件的整合制造方法及其结构
授权
摘要
本发明是有关于一种记忆晶胞电容与逻辑元件的整合制造方法及其结构。在本方法中，形成第一导电层与第二导电层分别位于半导体基材上的逻辑区与记忆晶胞区中。形成第一光阻层覆盖逻辑区，并暴露邻接在记忆晶胞区中的第二导电层的内金属介电层。蚀刻移除内金属介电层的暴露部分，以形成一开口邻接于第二导电层。形成电容介电层在上述开口的数个内壁上，以建构金属－绝缘－金属(MIM)电容。在本发明的半导体元件中包括：一逻辑元件，位于一基材上；以及一记忆晶胞，位于该基材上，其中该记忆晶胞具有至少一晶体管元件。该半导体元件所具有逻辑元件与记忆晶胞，而可改善传统电容制程中的高深宽比的问题。
基本信息
专利标题 ：
记忆晶胞电容与逻辑元件的整合制造方法及其结构
专利标题（英）：
暂无
公开（公告）号 ：
CN1825567A
申请号 ：
CN200510124393.8
公开（公告）日 ：
2006-08-30
申请日 ：
2005-11-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
涂国基
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
台湾省新竹科学工业园区新竹市力行六路8号
代理机构 ：
北京中原华和知识产权代理有限责任公司
代理人 ：
寿宁
优先权 ：
CN200510124393.8
主分类号 ：
H01L21/8242
IPC分类号 ：
H01L21/8242 H01L27/108
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8239
存储器结构
H01L21/8242
动态随机存取存储结构
法律状态
2008-07-16 ：
授权
2006-10-25 ：
实质审查的生效
2006-08-30 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN100403524C.PDF
PDF下载
2、
CN1825567A.PDF
PDF下载
