集成电路设计模拟环境的测试模式产生方法及储存媒体

授权

摘要

本发明提供一种测试模式(test pattern)的产生方法及储存媒体，其适用于集成电路设计模拟环境。该具选项功能测试模式产生方法包括：合并至少二测试向量，藉以产生合并测试向量；其中个别测试向量定义一组测试行为；以及利用该集成电路设计模拟环境进行该合并测试向量的编译及连接后，产生合并测试模式；其中该合并测试模式可分别进行个别测试向量所定义的测试行为。

基本信息

专利标题：

集成电路设计模拟环境的测试模式产生方法及储存媒体

专利标题（英）：

暂无

公开（公告）号：

CN1776444A

申请号：

CN200510126968.X

公开（公告）日：

2006-05-24

申请日：

2005-11-29

授权号：

暂无

授权日：

暂无

发明人：

王敏书王淳佑杨君智

申请人：

威盛电子股份有限公司

申请人地址：

台湾台北县

代理机构：

北京市柳沈律师事务所

代理人：

黄小临

优先权：

CN200510126968.X

主分类号：

G01R31/3183

IPC分类号：

G01R31/3183 G01R31/28