静电放电防护电路布局架构
发明专利申请公布后的视为撤回
摘要
本发明提供一种静电放电防护电路布局架构，包括：第一金属氧化物半导体元件区、第二金属氧化物半导体元件区以及第二掺杂型态的掺杂区。其中第一金属氧化物半导体元件区，具有第一掺杂型态的至少一源/漏极区；第二金属氧化物半导体元件区，具有第一掺杂型态的至少一源/漏极区，相邻于第一金属氧化物半导体元件区；以及第二掺杂型态的一掺杂区，设置于第一金属氧化物半导体元件以及第二金属氧化物半导体元件的源/漏极区之间，因此，于掺杂区以及源/漏极区交界处形成至少一二极管，以于静电放电事件时释放静电放电电荷。本发明所述静电放电防护电路布局架构，改善对于正静电放电电荷的静电放电防护能力。
基本信息
专利标题 ：
静电放电防护电路布局架构
专利标题（英）：
暂无
公开（公告）号 ：
CN1881580A
申请号 ：
CN200610057183.6
公开（公告）日 ：
2006-12-20
申请日 ：
2006-03-13
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
吴宜勋游国丰李建兴
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
台湾省新竹科学工业园区新竹市力行六路八号
代理机构 ：
北京林达刘知识产权代理事务所
代理人 ：
刘新宇
优先权 ：
CN200610057183.6
主分类号 ：
H01L27/02
IPC分类号 ：
H01L27/02 H01L23/60
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
法律状态
2008-11-26 ：
发明专利申请公布后的视为撤回
2007-02-14 ：
实质审查的生效
2006-12-20 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1881580A.PDF
PDF下载
