本发明涉及一种多层印刷电路板(1)，在至少一个内层(2)上具有用于确定可能的内层错位或内层结构错位的导电测试面(7)，其中，该导电测试面(7)由按排设置的环形结构(7.i)构成，这些环形结构定义了具有不同大小的内部非导电面(8.i)，并具有位于该测试面(7)区域内的通孔镀敷的钻孔(5)，其中，这些钻孔(5)在没有或仅有一个可忽视的错位的情况下位于内部非导电面(8.i)的区域内，但在存在不可忽视的错位的情况下至少有一个钻孔(5)位于导电的环形结构(7.i)之一的区域中，并因此而与该环形结构(7.i)导电连接；测试面环形结构(7.i)沿圆周方向划分为段(a，b，c，d)，其中，这些段(a，b，c，d)在圆周方向上通过非导电分离区域(9)相互分离。