本实用新型提供了一种时钟电路，应用较低的成本得到较高精度和较高稳定性的频率。本实用新型的时钟电路，包括主回路、反馈网络和时钟输出端，所述主回路包括输入端和输出端，所述反馈回路包括晶体振荡器、第一电容和第二电容，所述晶体振荡器的两端一方面分别连接所述第一电容和第二电容一端，另一方面分别连接所述主回路的输入端和输出端，所述第一电容和第二电容的另一端接地，所述时钟输出端与主回路的输出端相连。本实用新型电路简单，成本较低，各种元件的参数匹配比较简单，功耗较少，能可靠的提供芯片需要的频率。