本实用新型提供了一种可减小功率噪声的MOS电流模式逻辑电路。现有技术中无栓锁缓冲模块致使电路产生的功率噪声较大。本实用新型的可减小功率噪声的MOS电流模式逻辑电路包括一差分对、两电阻和一漏极连接在该差分对源极的恒流源MOS管，该两电阻的一端分别连接在该差分对的两漏极上，另一端连接在一电压源上，该电路的信号输入、输出端分别设置在该差分对的栅极和漏极，该电路还具有与该差分对并联且用于减小差分对栅源电压变化速率的栓锁缓冲模块，该栓锁缓冲模块包括两缓冲MOS管，该两缓冲MOS管的栅极分别连接在该差分对的两栅极上，该两缓冲MOS管的栅极和漏极相互连接。采用本实用新型的电路可大大减小功率噪声并克服PVT参数的影响。