本实用新型涉及一种芯片中模拟开关控制电路，包括：第一NMOS管、第一PMOS管；还包括：第二PMOS管、第三PMOS管、第四PMOS管；所述的第二PMOS管和第三PMOS管的栅极与第一PMOS管的栅极相接，所述的第二PMOS管和第三PMOS管的源极和衬底相连，并与第一PMOS管的衬底和第四PMOS管的漏极相接；第二PMOS管和第三PMOS管的漏极分别和第一PMOS管的源极和漏极相连；第四PMOS管的源极与VDD相接。与现有技术相比，本实用新型的有益效果是：使开关关断后的漏电路减低到了最小，使开关打开后的导通电阻最小，电阻的平坦度最好。