冗余处理单元的控制

授权

摘要

示出了一种电路。该电路包括三个时钟源，与第一时钟源连接的第一处理单元，与第二时钟源连接的第二处理单元，以及输入单元。第一处理单元具有第一逻辑电路和与第一逻辑电路连接的第一存储电路，其中第一组指令存储在第一存储电路中，所述第一组指令被设置用于在由第一逻辑电路实施时执行第一控制程序，其中第一时钟源指定执行第一组指令的时钟。第二处理单元具有第二逻辑电路和与第二逻辑电路连接的第二存储电路，其中第二组指令存储在第二存储电路中，第二组指令被设置用于在由第二逻辑电路实施时执行第二控制程序，其中第二时钟源指定执行第二组指令的时钟，并且第二组指令是第一组指令的功能相同的副本。第一处理单元被设置用于响应于第三时钟源的信号而查询输入单元的输入状态并在第一处理单元的输出处输出所查询的输入状态。第二

基本信息

专利标题：

冗余处理单元的控制

专利标题（英）：

暂无

公开（公告）号：

CN110023854A

申请号：

CN201780073974.4

公开（公告）日：

2019-07-16

申请日：

2017-10-19

授权号：

CN110023854B

授权日：

2022-04-01

发明人：

马库斯·韦德纳

申请人：

WAGO管理有限责任公司

申请人地址：

德国明登

代理机构：

北京博华智恒知识产权代理事务所(普通合伙)

代理人：

樊卫民

优先权：

CN201780073974.4

主分类号：

G05B19/042

IPC分类号：

G05B19/042 G05B19/05 G06F11/07 G05B23/02