本发明公开了一种基于FPGA实现的决策森林系统及决策森林推理方法，属于机器学习领域。本发明基于路径回溯模块与分类模块的架构在FPGA上实现决策树，有利于将训练好的决策树MATLAB代码自动转换成Verilog代码，而不需要人为在EDA工具中手动实现大量决策树。采用自顶向下的设计结构，将每棵决策树都作为一个子模块并行运行，快速部署的同时保证精度，且消耗的硬件资源更少。基于流水线技术在FPGA上实现多数投票法，在顶层模块中调用决策树子模块并对子模块的结果进行统一处理，从而提高推理速度。通过异步FIFO模块跨时钟域传输数据，使其应用更广泛。本发明所提供的推理实现方法原则上适用于通过任意训练算法生成的决策树。