一种CMOS组合逻辑电路

授权

摘要

本实用新型提供了一种CMOS组合逻辑电路，用以在加法器电路设计时，替代工艺厂提供的标准单元库中的组合逻辑运算单元电路。该CMOS组合逻辑电路包括PMOS网络和NMOS网络，PMOS网络和NMOS网络各包含三个晶体管。通过较少的晶体管实现了逻辑运算功能，减少了面积，降低了功耗，同时缩短了路径，降低了传输延时。

基本信息

专利标题：

一种CMOS组合逻辑电路

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN201920519553.6

公开（公告）日：

暂无

申请日：

2019-04-16

授权号：

CN210120546U

授权日：

2020-02-28

发明人：

刘剑辉刘志赟

申请人：

深圳市致宸信息科技有限公司

申请人地址：

广东省深圳市南山区粤海街道科技南八路2号豪威科技大厦2101室

代理机构：

深圳市华盛智荟知识产权代理事务所(普通合伙)

代理人：

胡国英

优先权：

CN201920519553.6

主分类号：

H03K19/20

IPC分类号：

H03K19/20