一种轻量级深度卷积神经网络的FPGA实现方法

授权

摘要

本发明提出了一种轻量级深度卷积神经网络的FPGA实现方法，其步骤为：构建轻量级深度卷积神经网络；初始化轻量级深度卷积神经网络；生成训练集和验证集；训练轻量级深度卷积神经网络；设计现场可编程逻辑门阵列FPGA中轻量级卷积神经网络的基本组成器件；在现场可编程逻辑门阵列FPGA中实现已训练好的轻量级深度卷积神经网络。本发明利用搭建轻量级深度卷积神经网络，精简了深度卷积神经网络的网络结构，优化了轻量级深度卷积神经网络的训练方法，提升了在现场可编程逻辑门阵列FPGA中实现的深度卷积神经网络的资源利用率。

基本信息

专利标题：

一种轻量级深度卷积神经网络的FPGA实现方法

专利标题（英）：

暂无

公开（公告）号：

CN111310921A

申请号：

CN202010229332.2

公开（公告）日：

2020-06-19

申请日：

2020-03-27

授权号：

CN111310921B

授权日：

2022-04-19

发明人：

雷杰高岳李云松谢卫莹杜旭飞赵东升

申请人：

西安电子科技大学

申请人地址：

陕西省西安市太白南路2号

代理机构：

陕西电子工业专利中心

代理人：

田文英

优先权：

CN202010229332.2

主分类号：

G06N3/08

IPC分类号：

G06N3/08 G06N3/04 G06K9/62