备用电路修补位置确定方法及装置、集成电路修补方法
实质审查的生效
摘要
本公开是关于一种备用电路修补位置确定方法及装置、集成电路修补方法,通过确定待修补芯片的失效位置,并根据该失效位置可以初步分派备用电路的初始修补位置,而根据初始修补位置可以确定潜在失效线路,再根据潜在失效线路可以确定预测修补位置,其中该预测修补位置就是上述较多概率出现新的失效位置的位置,再根据失效位置失效位置和预测修补位置可以确定出备用电路的最终修补位置,从而可以将失效位置和可能出现新的失效位置的预测修补位置同时确定为需要修补的修补位置,以在新的失效位置出现之前即对其进行修补,从而可以减小新的失效位置出现的概率,提高芯片的制程良率。
基本信息
专利标题 :
备用电路修补位置确定方法及装置、集成电路修补方法
专利标题(英):
暂无
公开(公告)号 :
CN114550791A
申请号 :
CN202011350461.3
公开(公告)日 :
2022-05-27
申请日 :
2020-11-26
授权号 :
暂无
授权日 :
暂无
发明人 :
仰蕾陈予郎
申请人 :
长鑫存储技术有限公司
申请人地址 :
安徽省合肥市经济技术开发区空港工业园兴业大道388号
代理机构 :
北京律智知识产权代理有限公司
代理人 :
王辉
优先权 :
CN202011350461.3
主分类号 :
G11C29/00
IPC分类号 :
G11C29/00
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验;备用或离线操作期间测试存储器
法律状态
2022-06-14 :
实质审查的生效
IPC(主分类) : G11C 29/00
申请日 : 20201126
申请日 : 20201126
2022-05-27 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载