一种算法与硬件协同优化的混合精度存内计算加速器
公开
摘要
本发明公开了一种算法与硬件协同优化的混合精度存内计算加速器，包括池化模块、累加模块、激活模块、全局缓冲模块及若干个分片模块。该加速器在神经网络准确度损失有限的范围内，大幅缩减存内计算加速器的硬件开销。并且，本发明利用神经网络各层输入激励的特点，在神经网络部署中，灵活调整神经网络各层的部署策略，使得存内计算加速器在芯片面积与运算能力之间达到最优化。
基本信息
专利标题 ：
一种算法与硬件协同优化的混合精度存内计算加速器
专利标题（英）：
暂无
公开（公告）号 ：
CN114611680A
申请号 ：
CN202011424498.6
公开（公告）日 ：
2022-06-10
申请日 ：
2020-12-08
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
杨永魁陈瑞王峥陈超喻之斌
申请人 ：
中国科学院深圳先进技术研究院
申请人地址 ：
广东省深圳市南山区深圳大学城学苑大道1068号
代理机构 ：
北京市诚辉律师事务所
代理人 ：
范盈
优先权 ：
CN202011424498.6
主分类号 ：
G06N3/063
IPC分类号 ：
G06N3/063 G06N3/04
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06N
基于特定计算模型的计算机系统
G06N3/00
基于生物学模型的计算机系统
G06N3/02
采用神经网络模型
G06N3/06
物理实现，即神经网络、神经元或神经元部分的硬件实现
G06N3/063
采用电的
法律状态
2022-06-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
