一种应用于相位干涉仪测向系统的数字鉴相器

专利权的终止

摘要

本实用新型公开了一种应用于相位干涉仪测向系统的数字鉴相器，该数字鉴相器包括天线模块、射频捷变收发器模块和APSoC架构芯片；其中，天线模块通过SMA接口与射频捷变收发器模块的信号接收端连接，射频捷变收发器模块的输出端通过FMC接口与APSoC架构芯片连接，APSoC架构芯片的输出端通过SPI接口与射频捷变收发器模块的动态配置输入端连接。APSoC架构芯片包括FPGA和CPU；其中，FPGA包括顺次连接的FFT模块、相位差提取模块和解模糊模块，FFT模块的输入端与射频捷变收发器模块的输出端连接；CPU包括数据输出模块和动态配置模块，动态配置模块的输出端与射频捷变收发器模块的动态配置输入端连接。利用APSoC架构芯片实现的数字鉴相器，具有接口丰富、电路复杂程度低、数据交互快和实时性高等优点。

基本信息

专利标题：

一种应用于相位干涉仪测向系统的数字鉴相器

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN202020334131.4

公开（公告）日：

暂无

申请日：

2020-03-17

授权号：

CN211826462U

授权日：

2020-10-30

发明人：

周嘉伟刘一达罗正华曾政智何亮罗晓笛李霞俞志豪胡尧文

申请人：

成都大学

申请人地址：

四川省成都市龙泉驿区外东十陵镇

代理机构：

成都华风专利事务所(普通合伙)

代理人：

张巨箭

优先权：

CN202020334131.4

主分类号：

G01S3/46

IPC分类号：

G01S3/46 G01S3/12 H03L7/085