一种基于忆阻器的完备非易失布尔逻辑电路及操作方法
授权
摘要
本发明公开了一种基于忆阻器的完备非易失布尔逻辑电路及操作方法，用于对输入的逻辑值P和/或输入的逻辑值Q进行逻辑运算；其中，电路包括控制器、忆阻器M1、忆阻器M2和电阻；控制器用于在逻辑运算之前，将忆阻器M2置为高阻态；进行逻辑运算时，对忆阻器M1施加电压A，对忆阻器M2施加电压B，对电阻施加电压C，并读取忆阻器M2的阻态，即逻辑运算结果；且当对逻辑值P和逻辑值Q进行逻辑运算或仅对逻辑值Q进行逻辑运算时，控制器还用于在逻辑运算之前，将忆阻器M1置为逻辑值Q所对应的阻态；本发明通过对忆阻器进行置态以及对忆阻器和电阻进行加压两步操作即可实现完备的布尔逻辑功能，且器件数较少、电路面积小、操作步数少、计算效率高。
基本信息
专利标题 ：
一种基于忆阻器的完备非易失布尔逻辑电路及操作方法
专利标题（英）：
暂无
公开（公告）号 ：
CN113362872A
申请号 ：
CN202110664754.7
公开（公告）日 ：
2021-09-07
申请日 ：
2021-06-16
授权号 ：
CN113362872B
授权日 ：
2022-04-01
发明人 ：
王兴晟吴绮雯宋玉洁王成旭缪向水
申请人 ：
华中科技大学
申请人地址 ：
湖北省武汉市洪山区珞喻路1037号
代理机构 ：
华中科技大学专利中心
代理人 ：
祝丹晴
优先权 ：
CN202110664754.7
主分类号 ：
G11C13/00
IPC分类号 ：
G11C13/00
相关图片
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C13/00
特征在于使用不包括在G11C11/00，G11C23/00或G11C25/00各组内的存储元件的数字存储器
法律状态
2022-04-01 ：
授权
2021-09-24 ：
实质审查的生效
IPC(主分类) : G11C 13/00
申请日 : 20210616
申请日 : 20210616
2021-09-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN113362872A.PDF
PDF下载
