本发明公开了一种排序电路以及芯片，排序电路包括：多条第一类型排序链，其中，第一类型排序链分别包括n个依次连接的排序单元；第二类型排序链，包括n个依次连接的排序单元；其中，在输入数据排序阶段，第一类型排序链和第二类型排序链被配置为分别接收一组待处理数据，以并行对待处理数据进行初始排序，得到初始排序结果；在数据再排序阶段，第二类型排序链进一步被配置为对第一类型排序链和第二类型排序链的初始排序结果进行再次排序，以得到最终排序结果。该排序电路适用于数据量大的数据的排序，不受数据量的限制，应用范围广泛，且效率高。