金属栅制造方法
实质审查的生效
摘要

本发明公开了一种金属栅制造方法,包括按现有工艺制作至栅氧化层,形成介质层并淀积形成伪多晶硅栅层;淀积硬掩膜层;涂覆光刻胶,定义窗口,刻蚀形成阵列状的硬掩膜层开口;去除光刻胶,离子注入;执行氧化工艺,在硬掩膜层开口处的伪多晶硅栅层形成氧化凹坑结构;去除硬掩膜层;执行后续金属栅多晶硅硬掩膜工艺、金属栅多晶硅刻蚀工艺和金属栅金属层工艺。本发明通过在伪多晶硅栅层形成矩阵型氧化凹坑结构,进而形成顶部具有氧化凹坑结构的多晶硅柱结构,该氧化凹坑结构作为后续伪多晶硅栅层去除的阻挡层和金属层CMP的停止层,能在后续metal gate研磨过程中消除dishing问题,并最终起到改善metal gate研磨凹陷问题。

基本信息
专利标题 :
金属栅制造方法
专利标题(英):
暂无
公开(公告)号 :
CN114530371A
申请号 :
CN202111417619.9
公开(公告)日 :
2022-05-24
申请日 :
2021-11-26
授权号 :
暂无
授权日 :
暂无
发明人 :
詹曜宇张志刚唐小亮
申请人 :
上海华力集成电路制造有限公司
申请人地址 :
上海市浦东新区康桥东路298号1幢1060室
代理机构 :
上海浦一知识产权代理有限公司
代理人 :
焦天雷
优先权 :
CN202111417619.9
主分类号 :
H01L21/28
IPC分类号 :
H01L21/28  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/28
用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的
法律状态
2022-06-10 :
实质审查的生效
IPC(主分类) : H01L 21/28
申请日 : 20211126
2022-05-24 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332