栅间薄膜合并WAT测试结构及检测方法
公开
摘要
本发明公开了一种栅间薄膜合并WAT测试结构，结构主体为有源区‑接触孔‑上层金属的一组链式电阻结构，每块有源区上有一组对称的栅，其间距为设计规则最小允许间距,而栅的一半以及栅外侧的有源区部分会由硅化物阻挡层覆盖以阻止其形成低阻硅化物。测试时，通过测试链式结构的电阻，就可判断晶圆产品在整个制程过程中有没有发生栅间薄膜合并的问题，方便准确。本发明还公开了采用该栅间薄膜合并WAT测试结构的检测方法。
基本信息
专利标题 ：
栅间薄膜合并WAT测试结构及检测方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114300441A
申请号 ：
CN202111441673.7
公开（公告）日 ：
2022-04-08
申请日 ：
2021-11-30
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
夏禹董颖何志斌
申请人 ：
上海华力集成电路制造有限公司
申请人地址 ：
上海市浦东新区良腾路6号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
王江富
优先权 ：
CN202111441673.7
主分类号 ：
H01L23/544
IPC分类号 ：
H01L23/544 H01L21/66
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L23/00
半导体或其他固态器件的零部件
H01L23/544
加到半导体器件上的标志，例如注册商标、测试图案
法律状态
2022-04-08 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
