一种利用浅槽沟道隔离制造电源线的方法
实质审查的生效
摘要
本发明涉及一种利用浅槽沟道隔离制造电源线的方法。一种利用浅槽沟道隔离制造电源线的方法，包括下列步骤：提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管；在所述PMOS区域和所述NMOS区域形成鳍片；在所述鳍片间填充隔离材料，形成浅沟槽隔离；在所述浅沟槽隔离中刻蚀出沟槽；在所述沟槽内掩埋电源线。进行后续工艺。本发明在浅沟槽隔离中预先掩埋电源线，避免了后制程中金属线过于拥挤导致的宽度受限、光刻工艺窗口小、电流短路、散热差等问题，进而缩小了标准单元面积，提高了性能。
基本信息
专利标题 ：
一种利用浅槽沟道隔离制造电源线的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114464574A
申请号 ：
CN202111618101.1
公开（公告）日 ：
2022-05-10
申请日 ：
2021-12-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈睿都安彦韦亚一邵花杨红罗军王文武
申请人 ：
中国科学院微电子研究所
申请人地址 ：
北京市朝阳区北土城西路3号
代理机构 ：
北京辰权知识产权代理有限公司
代理人 ：
史晶晶
优先权 ：
CN202111618101.1
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238 H01L27/092
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2022-05-27 ：
实质审查的生效
IPC(主分类) : H01L 21/8238
申请日 : 20211227
申请日 : 20211227
2022-05-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
