数字集成电路设计中状态机的验证方法及验证系统
实质审查的生效
摘要
本发明提供了一种数字集成电路设计中状态机的验证方法及其验证系统，该验证方法通过将状态机在各个状态时预期出现的输出信号和交互信号列在表格中，之后根据表格内各信号的预期变化，编写相应的第一SVA断言。在使用仿真模块仿真运行状态机时，每个第一SVA断言自动检查状态机在各个状态的对应信号的时序，自动判断为断言成功还是断言失败，快捷的对状态机的输出信号和交互信号进行验证，提高验证效率。相比传统scoreboard比对的验证方式，本发明的方案应用在block级甚至UT级的数字集成电路验证时，基于SVA断言，根据状态机的各个信号时序，来验证状态机在各个状态时产生的大量输出信号和交互信号，从而能够在更短的时间内完成验证，验证效率更高。
基本信息
专利标题 ：
数字集成电路设计中状态机的验证方法及验证系统
专利标题（英）：
暂无
公开（公告）号 ：
CN114330179A
申请号 ：
CN202111636387.6
公开（公告）日 ：
2022-04-12
申请日 ：
2021-12-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈安帅
申请人 ：
展讯通信（上海）有限公司
申请人地址 ：
上海市浦东新区浦东张江高科技园区祖冲之路2288弄展讯中心1号楼
代理机构 ：
北京兰亭信通知识产权代理有限公司
代理人 ：
赵永刚
优先权 ：
CN202111636387.6
主分类号 ：
G06F30/33
IPC分类号 ：
G06F30/33
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/33
设计验证，例如功能仿真或模型检查
法律状态
2022-04-29 ：
实质审查的生效
IPC(主分类) : G06F 30/33
申请日 : 20211229
申请日 : 20211229
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
