本发明公开了一种基于三值忆阻器交叉阵列的编码‑存储‑译码电路。本发明包括四部分，其中：三值编码器电路包括编码器运行电压源、三个输入三值忆阻器、三个电压控制型开关、三个置位电压源。三值忆阻器交叉阵列包括多个阵列单元，每行结构包括输入控制电压源、晶体管控制电压源、开关和n个阵列单元，每列结构包括双向开关、电阻和m个阵列单元。三值信号转换电路包括两个置位电压源、两个电压控制型开关、一个三值忆阻器和接地开关。三值译码器电路包括译码器运行电压源、三个输出三值忆阻器、六个电压控制型开关、置位电压源、辅助电阻和译码控制开关。本发明结构清晰简单，易于实现，对于基于忆阻器的非易失性存储领域的应用研究具有重要意义。