一种基于FPGA的并行异构数据库加速方法及装置
实质审查的生效
摘要
本发明提供了一种基于FPGA的并行异构数据库加速方法，包括获取待计算原始数据；host启动DMA将待计算原始数据搬运至FPGA加速器的缓存DDR中；FPGA加速器对所述数据进行读取与存储，判断是否有可写Ram；若没有则中断FPGA，则返回并继续获取待计算原始数据；若有则FPGA加速器内启动DDR读操作，将数据取出并写入本地任一Ram中；写满任一Ram后，启动数据解析以及计算，计算完成后Ram位置为可写状态，记录DDR读地址；判断是否完成所有数据计算，若是，则结束；若不是，则返回步骤103数据全部搬移完成。通过本发明的技术方案，减少了现有技术中数据搬移等待的时间，以最大程度的提高系统的加速效果。
基本信息
专利标题 ：
一种基于FPGA的并行异构数据库加速方法及装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114443616A
申请号 ：
CN202111667493.0
公开（公告）日 ：
2022-05-06
申请日 ：
2021-12-30
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
任智新张闯黄广奎刘科孙忠祥王敏
申请人 ：
苏州浪潮智能科技有限公司
申请人地址 ：
江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
代理机构 ：
北京连和连知识产权代理有限公司
代理人 ：
张涛
优先权 ：
CN202111667493.0
主分类号 ：
G06F16/21
IPC分类号 ：
G06F16/21 G06F16/2455
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F16/21
••数据库设计、管理或维护
法律状态
2022-05-24 ：
实质审查的生效
IPC(主分类) : G06F 16/21
申请日 : 20211230
申请日 : 20211230
2022-05-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
