一种多步递推编码器逻辑电路设计方法及装置
实质审查的生效
摘要
本发明涉及一种多步递推编码器逻辑电路设计方法及装置，其特征在于，所述多步递推RS编码器的逻辑电路用于实现k步并行的编码方式，所述设计方法包括步骤：用第一公式表示第n个校验元寄存器Rn在第k个时钟周期后的值Rn(k)；所述第一公式为：Rn(k)＝Rn‑1(k‑1)+[R2t‑1(k‑1)+dk‑1]·gn(n≥1)，其中n＝0、1、…2t‑1，t为最大纠错码元数，k为递推步数，dk表示第k个输入所述多步递推RS编码器的数据，gn为第n个乘法器的常系数；根据所述第一公式提前计算出由gn构成的k×k常数矩阵，并以此确定所述多步递推RS编码器的逻辑电路。本发明用于减少编码所需的迭代周期，提高编码速度。
基本信息
专利标题 ：
一种多步递推编码器逻辑电路设计方法及装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114465626A
申请号 ：
CN202111683691.6
公开（公告）日 ：
2022-05-10
申请日 ：
2021-12-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
吕建新施泓昊刘福金家德
申请人 ：
烽火通信科技股份有限公司
申请人地址 ：
湖北省武汉市东湖高新技术开发区高新四路6号
代理机构 ：
武汉智权专利代理事务所(特殊普通合伙)
代理人 ：
董婕
优先权 ：
CN202111683691.6
主分类号 ：
H03M13/15
IPC分类号 ：
H03M13/15
法律状态
2022-05-27 ：
实质审查的生效
IPC(主分类) : H03M 13/15
申请日 : 20211229
申请日 : 20211229
2022-05-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
