一种集成debug测试模块的测试子板
授权
摘要
本实用新型公开一种集成debug测试模块的测试子板，包括连接器、串口打印测试模块、测试模式选择模块和预留JTAG调试接口，SSD主板上设有相同的连接器，串口打印测试模块、测试模式选择模块和预留JTAG调试接口通过连接器实现测试子板与SSD主板的连接，SSD主板将测试所需的UART、MODE模式选择、JTAG三个debug模块的信号传到测试子板上，测试子板执行所述测试信号或者将测试信号发送至测试主机，从而实现对SSD主板的测试。本实用新型将U.2 SSD所需要的debug接口集成在测试子板上，主板只需预留一个连接器，主板跟测试子板之间通过转接线相连。
基本信息
专利标题 ：
一种集成debug测试模块的测试子板
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202123356363.3
公开（公告）日 ：
暂无
申请日 ：
2021-12-29
授权号 ：
CN216646743U
授权日 ：
2022-05-31
发明人 ：
范宣荣秦法林
申请人 ：
山东华芯半导体有限公司
申请人地址 ：
山东省济南市高新区经十东路汉峪金谷A2-3第16层1601室
代理机构 ：
济南泉城专利商标事务所
代理人 ：
赵玉凤
优先权 ：
CN202123356363.3
主分类号 ：
G01R31/28
IPC分类号 ：
G01R31/28
IPC结构图谱
G
G部——物理
G01
测量；测试
G01R
测量电变量；测量磁变量
G01R31/28
•电路的测试，例如用信号故障寻测器
法律状态
2022-05-31 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
