本发明公开了一种算力可扩展的多核神经网络张量处理器，包含一个PCIE控制器，M个MTC核以及M个SDRAM控制器；每个MTC核包括S个STC核，每个STC核包括L个LTC核；其中，LTC核为最小计算模块，在同一多核神经网络张量处理器中的所有LTC核被配置为相同功能模块；所述PCIE控制器用于实现所述多核神经网络张量处理器与外部设备的访问控制；所述SDRAM控制器用于对应MTC核对片外SDRAM存储器的访问。本发明的多核神经网络张量处理器采用模块化复用的设计方案，通过重复调用最小计算模块，并把这些最小计算模块组合在一起，从而形成具有某种算力规格的神经网络张量处理器；该结构可以极大地降低设计与验证的复杂度。