本发明公开了一种提高FPGA原型验证效率的方法及装置，方法包括：运行设计综合命令以得出设计综合完成后的网表文件；运行report_qor_assessment命令获取当前的报告；检测报告分数并判断其分值与预设阈值的大小关系；若分值小于预设阈值，则检测设计并重复上述步骤；以及若分值大于等于预设阈值，则继续进行时钟关系判断、时序结果判断、组合逻辑链级数阈值判断、扇出阈值判断以生成新的综合策略和实现策略。该方法在FPGA原型验证实现流程中，设计综合后就可以分别对扇出、逻辑级数、时钟关系和时序结果等进行自动化分析报告与设定参数比较并生成有效的实现策略，可以提高FPGA原型验证实现的正确性，提高原型验证的效率。