本申请公开了一种延迟电路的校准电路、校准方法、装置以及介质，应用于通信技术领域，该校准电路中，延迟时间存储电路与差值获取电路相连、差值获取电路与控制电路相连，延迟时间存储电路与延迟电路的输入端和输出端相连，差值获取电路获取相邻的频率控制字对应的第一长度信息之间的第一长度差值，控制电路调整频率控制字与延迟控制字的对应关系以使每相邻的两个第一长度差值相等，即使得频率控制字与延迟时间呈正比关系。延迟时间存储电路还用于储存第二长度信息，差值获取电路获取最大频率控制字对应的延迟时间的第一长度信息和第二长度信息之间的第二长度差值；控制电路等比例调整频率控制字与延迟控制字的对应关系以降低第二长度差值。