集成电路的逻辑综合方法、装置、电子设备以及存储介质
公开
摘要
本公开提供了一种集成电路的逻辑综合方法、装置、电子设备以及存储介质，其中，该方法包括：获取集成电路的顶层模块的顶层RTL文件，以及获取所述集成电路的待综合子模块的底层RTL文件；确定预设名称表示模式；所述预设名称表示模式用于指示所述待综合子模块的子网表中目标端口的端口名称的表示模式；按照所述预设名称表示模式生成所述底层RTL文件的子综合网表；所述子综合网表中目标端口的端口名称的表示模式与所述顶层RTL文件中相对应端口的端口名称的表示模式相同；基于所述子综合网表和所述顶层RTL文件综合得到目标综合网表。
基本信息
专利标题 ：
集成电路的逻辑综合方法、装置、电子设备以及存储介质
专利标题（英）：
暂无
公开（公告）号 ：
CN114626320A
申请号 ：
CN202210323490.3
公开（公告）日 ：
2022-06-14
申请日 ：
2022-03-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
盛晨浩
申请人 ：
上海阵量智能科技有限公司
申请人地址 ：
上海市徐汇区永嘉路698号518室
代理机构 ：
北京中知恒瑞知识产权代理事务所(普通合伙)
代理人 ：
袁忠林
优先权 ：
CN202210323490.3
主分类号 ：
G06F30/327
IPC分类号 ：
G06F30/327
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/327
逻辑综合；行为综合，例如映射逻辑，HDL到网表，高级语言到RTL或网表
法律状态
2022-06-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
