像素结构、阵列基板及制作方法
公开
摘要
本申请涉及显示技术领域，提供一种像素结构、阵列基板及制作方法，包括：设于衬底基板上的栅极；覆盖栅极的栅极绝缘层；栅极绝缘层的上表面依次设置源极、有源区、漏极、第一掺杂区及副极金属层；有源区的上表面两端的第二掺杂区，一端的第二掺杂区与源极连接，另一端的第二掺杂区与漏极连接，第一掺杂区的掺杂浓度小于第二掺杂区的掺杂浓度；覆盖源极、有源区暴露于第二掺杂区的部分、第二掺杂区、漏极、第一掺杂区及副极金属层的钝化层，钝化层上设有与漏极连接的主像素电极，以及与副极金属层连接的副像素电极。本申请仅采用1个薄膜晶体管来控制8畴垂直配向显示，降低了复杂度和制造成本。
基本信息
专利标题 ：
像素结构、阵列基板及制作方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114582896A
申请号 ：
CN202210463909.5
公开（公告）日 ：
2022-06-03
申请日 ：
2022-04-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
蒲洋李荣荣
申请人 ：
惠科股份有限公司
申请人地址 ：
广东省深圳市宝安区石岩街道石龙社区工业二路1号惠科工业园厂房1栋一层至三层、五至七层，6栋七层
代理机构 ：
深圳中一联合知识产权代理有限公司
代理人 ：
李艳丽
优先权 ：
CN202210463909.5
主分类号 ：
H01L27/12
IPC分类号 ：
H01L27/12 H01L21/77 G02F1/1362
法律状态
2022-06-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
