容错系统及其中所使用的控制装置、动作方法

发明专利申请公布后的视为撤回

摘要

两个系统(100)，具有：在自身和其他系统之间通过锁步同步以相同的定时运行的CPU子系统(110)；与其连接的IO子系统(120)；与两者连接的FT控制器(130)；和通过FT控制器(130)连接自身和其他系统之间的交叉链路(140)。FT控制器(130)其将通过两个系统(100)执行的容错用的、用于进行错误处理、同步化处理、以及再同步化处理的多个系统动作，作为与之对应的多个状态，与规定的事件信号关联进行管理，对应所述事件信号，对于所述多个系统的每一个转移所述多个状态，同时选择所述多个系统动作使CPU(110)执行。

基本信息

专利标题：

容错系统及其中所使用的控制装置、动作方法

专利标题（英）：

暂无

公开（公告）号：

CN1804811A

申请号：

CN200510121576.4

公开（公告）日：

2006-07-19

申请日：

2005-12-19

授权号：

暂无

授权日：

暂无

发明人：

水谷文俊

申请人：

日本电气株式会社

申请人地址：

日本东京都

代理机构：

中科专利商标代理有限责任公司

代理人：

汪惠民

优先权：

CN200510121576.4

主分类号：

G06F11/16

IPC分类号：

G06F11/16 G06F11/14